mislo

Fakulteta za elektrotehniko, računalništvo in informatiko · Univerza v Mariboru

Načrtovanje, vodenje in trženje integriranih sistemov v nanoelektroniki

Za predmet Načrtovanje, vodenje in trženje integriranih sistemov v nanoelektroniki še ni zapiskov.

Imaš svoje zapiske? Objavi jih: ceno določiš ti, z naročnino ti ostane cela, DDV se doda kupcu.

Objavi zapiske

Čakaš na zapiske? Prijavi se in povej. Ko jih kdo objavi, dobiš sporočilo.

Želim zapiske

Kaj lahko narediš že danes

Naloži svoje gradivo za predmet Načrtovanje, vodenje in trženje integriranih sistemov v nanoelektroniki: Mai ga prebere in ti iz njega naredi kartice, kviz in razlago, ko ti kaj ni jasno. Če zapiske kasneje objaviš, jih prodajaš tukaj.

Naloži svoje gradivo

Učni načrt

Podatki so iz učnega načrta, ki ga objavlja Fakulteta za elektrotehniko, računalništvo in informatiko. Prebrano 6. 9. 2026. Poglej izvirnik

6 kreditnih točk

Obveznosti v urah

  • Predavanja15 ur
  • Vaje45 ur
  • Samostojno delo120 ur

Vsebina

  1. Študent lahko izbira med naslednjimi moduli
  2. A. Načrtovanje integriranih sistemov na čipu (SoC) in nanoelektronska vezja - Načrtovanje nanostruktur in modeliranje senzorjev, Načrtovalski trendi analogno-digitalnih vezij, nanoelektronskih tehnologij in novih materialov, Načrtovalski pristopi in rešitve z uporabo CAD orodij, Problemi in rešitve v nanoelektronskih tehnologijah CMOS pod 45nm, Pregled razvoja nanoelektronike.
  3. B. Napredna analogno-digitalna integrirana vezja in integrirani mikro-sistemi - Koncept integracije senzorjev v SoC, Projektno vodenje in študij praktične aplikacije iz izbranega področja (UHF sistemi na čipu, Integrirani optični sistemi, Integrirani magnetni sistemi, Sistemi s kemičnimi senzorji, Tehnologija pametnih nalepk (SAL), Integracija protokolov, GEN2 in MEMS tehnologija).
  4. C. Industrijska in intelektualna lastnina ter osnove trženja načrtovanih vezij - Patentno pravo, Zaščita in kopiranje (nacionalna, evropska in mednarodna pravila, relevantna za vezja), Proces pridobivanja projektov, NRE, MLM stroški, Stroški procesiranja, Trženje sistemov na čipu.
  5. D.Evalvacija integriranih sistemov ASIC in tehnologije testiranja - Potrebna sistemska znanja, Testiranje integriranih sistemov ASIC in metode evalvacije produktov, Izplen, Tiristorski efekt, ESD zaščita, Kontrola kvalitete, Burn-in, Večanje zanesljivosti, Testiranje rezin, Testiranje inkapsuliranih vezij, Temperaturni testi, Vrste ohišij, Tehnologije flip-chip in wafer-bumping, Analiza odpovedi.

Ocenjevanje

Projekt 50 %, Ustni izpit 50 %

Pogoji za vključitev

Ni pogojev.

Literatura

  • A. Pleteršek: Načrtovanje analognih integriranih vezij v tehnologiji CMOS in SOI-BiCMOS, Univerza v Ljubljani, Fakulteta za elektrotehniko, Ljubljana, druga izpopolnjena izdaja, 2017.
  • E. Carey, S. Lidholm: Millimeter-Wave Integrated Circuits, Springer, New York, 2005.
  • W. Mc. Sansen: Analog Design Essentials, Springer, Dordrecht, 2006.

Kako deluje

  1. Zapiske kupiš enkrat in ostanejo tvoji.
  2. V aplikaciji iz njih dobiš kartice, kvize in Mai, ki pozna gradivo.
  3. Ceno določi avtor. Prodajalec je Mislo AI, račun dobiš od nas.